接口	关键词	优点	缺点	常见场景
UART	异步、TX/RX、无时钟	简单、容易调试	一般点对点、距离有限	MCU通信、调
I²C	SDA/SCL、地址、ACK	2根线可挂多个设备、省IO	速度较低、需上拉	传感器、EEPR
SPI	SCLK/MOSI/MISO/CS	快、全双工、协议简单	线多、多Slave要多个CS	Flash、ADC、

最后给你一个面试速记版　省线、多设备选I²C；高速选SPI；简单点对点选UART；

UART：简单、异步、点对点。

I²C：两根线、带地址、多设备。

SPI：速度快、全双工、线多。

RS485：差分、远距离、抗干扰，通常承载UART数据。

UART：异步串口通信。两根线 TX/RX，双方先约定波特率。发送端把一个字节按"起始位 + 数据位 + 可选校验位 + 停止位"逐位发出；接收端按约定时间采样恢复数据。适合 MCU 和模块点对点通信，简单但通常速度较低。

I²C：两根线，SCL（时钟）和 SDA（数据），由主机提供时钟。每个从机有地址，主机先发"起始信号 + 从机地址 + 读/写位"，被选中的从机应答 ACK，再传数据；最后用停止信号结束。SDA/SCL 都是开漏结构，可挂多个设备，但速度和距离相对有限。

SPI：通常四根线：SCLK（时钟）、MOSI（主发从收）、MISO（主收从发）、CS/SS（片选）。主机拉低某个从机的 CS 后，双方随着时钟边沿同步移位收发数据，可全双工。没有固定地址和 ACK，靠片选区分设备；速度高、时序直接，但设备多时片选线会变多。

I²C vs SPI?

I²C线少、有地址、适合多设备；SPI线多但更快，支持全双工。

为什么I²C要上拉?


因为SDA/SCL通常是开漏输出，只能主动拉低，需要外部上拉形成高电平。

UART为什么不需要时钟?

因为是异步通信，双方提前约定波特率，通过Start Bit完成接收同步。

UART和RS485什么关系?


UART负责数据格式，RS485负责物理传输；你项目里就是：




电感电流不能突变

电容电压不能突变


电感稳态时，一个周期内平均电压为0



Buck导通时输入通过电感给负载供电，关断时电感通过续流二极管继续供电，理想输出为 $V_o = DV_{in}$。Boost导通时输入给电感储能，关断时输入电压和电感释放的电压叠加，通过二极管给输出供电，因此能够升压，理想输出为 $V_o = V_{in}/(1-D)$。两个公式都建立在理想器件和连续导通模式下。




$R_f = 680k\Omega$ 1.8 nF



1. Timer负责什么

定时器主要负责建立红光和红外光的时间窗口。



一个PWM周期约为 12.5 ms


前半周期约 6.25 ms

后半周期约 6.25 ms

占空比约50%

代码通过读取TIM1计数值来判断刚刚采到的数据属于红光还是红外光。

125Hz不是最终的PPG带宽，主要用于限制TIA宽带噪声并帮助稳定；后面还会用0.6～6Hz带通提取生理信号。把模拟信号带宽限制在PPG需要的范围内。正常心率基波约0.67～3Hz，6Hz可以保留心率基波及部分波形谐波，同时衰减80Hz LED开关、50/60Hz光照和其他更高频噪声。



约 0.6Hz ，用于去除TIA输出中的DC分量、环境光和缓慢基线漂移。

取约 6Hz 合理，因为正常心率40～180 bpm对应：

$0.67 \sim 3Hz$

这个项目让我经历了从传感器和模拟前端、ADC采集、嵌入式算法，到显示和通信的系统集成。我最主要的收获不是某一个公式，而是如何逐级观察信号、判断问题属于模拟前端、采样时序、算法还是通信接口。

我的原型采用定时器产生红光和红外光的交替窗口，ADC1以扫描模式依次采集TIA直流通道和交流放大通道。程序通过轮询等待两次转换完成，再根据定时器计数值将数据分别放入红光和红外光缓冲区。当前使用轮询便于原型调试，后续可以改为定时器触发ADC加DMA，使采样点与LED时序严格同步，并降低CPU占用。

```
光电二极管
   ↓
TIA输出 ————————→ STM32 ADC模拟输入Pin 1（ADC_A，DC通道）
   ↓
滤波+高通+放大 ——→ STM32 ADC模拟输入Pin 2（ADC_B，AC通道）


STM32 Timer PWM Pin 1 ——→ 红光LED Driver控制端
STM32 Timer PWM Pin 2 ——→ 红外LED Driver控制端
```

3. “轮询”是什么意思

`HAL_ADC_PollForConversion()` 的意思就是：

> CPU启动ADC以后，停在这里反复检查，直到ADC转换完成，然后才继续运行。

ADC是12位的　每次启动ADC扫描：
第一通道：得到TIA的原始信号：
第二通道：得到经过高通和放大的交流PPG：



$$R = \frac{AC_RED/DC_RED}{AC_IR/DC_IR}$$

$$spo_2 = 110 - 25R$$

ADC每转换一次，结果先放在ADC内部的一个数据寄存器 `ADC_DR` 里。但下一次转换会覆盖上一次结果，所以想保留历史数据，就必须及时读取。
DMA不是必须的；它只是代替CPU，把ADC结果自动、连续地存进RAM。你现在的程序其实也在搬数据，只不过是CPU通过轮询手动搬。

RS485收发器先把A/B差分信号转换成CPLD可以识别的单端数字信号。CPLD通过分频器产生波特率采样节拍，由状态机识别UART帧，移位寄存器完成串并转换，最后通过七段译码和动态扫描把接收到的数据显示在数码管上。

课程项目图里，CPLD 这一侧明确包括：

- Clock Divider
- Control State Machine
- Shift Register
- LED Decoder

```
RS485差分信号A/B
→ RS485收发器
→ CPLD串行输入
→ 时钟分频
→ 状态机控制接收
→ 移位寄存器拼成一个字节
→ 数据解析
→ 数码管译码
→ 动态扫描显示
```

UART规定起始位、数据位、停止位等数据格式；RS485规定差分电气接口。项目中通常是“UART协议通过RS485物理层传输”。

```
空闲高电平
→ 1个起始位0
→ 8个数据位（通常LSB先）
→ 可选校验位
→ 1个停止位1
```

`Clock Divider`：从系统时钟产生UART采样和数码管扫描节拍。
`Control State Machine`：识别起始位、接收数据位、检查停止位并更新显示。
`Shift Register`：将RS485收发器输出的串行数据拼成并行字节。
`LED Decoder`：将接收到的数字转换为七段数码管段码，并配合位选完成动态扫描。


Power rating (P_{max})	50W
Input Voltage for basic testing	35Vdc
Input voltage AC (Step Down XFMR)	230Vac @ 50Hz- (30Vac isolated)
Output voltage	10Vdc
Output voltage ripple (peak to peak)	<0.2V
Load resistance at discontinuous output Current threshold	R= Resistance @ 15% of P_{max}
Switching Frequency	75 – 105kHz (Your choice!)

同时注意区分"设计指标"和"实际结果"：

- 理想仿真：约10.00 V、0.10 V纹波，满足指标。
- 加入非理想器件后：输出曾降至8.62 V。
- 调整匝比后：DC恢复至约10.1 V，但因电容ESR，纹波约0.73 V，仍未满足0.2 V指标。
- 因此后续采用低ESR电容和闭环补偿，特别是Type III，去改善纹波和动态性能。

项目的核心指标是将35 V直流测试输入，或者隔离后的30 Vrms、50 Hz交流输入，转换为稳定的10 V直流输出。最大输出功率为50 W，对应5 A；同时要求在15%到100%负载，即0.75到5 A范围内保持稳定。输出电压纹波要求小于0.2 V峰峰值，开关频率允许75到105 kHz，我们选择约100 kHz。闭环控制还要降低负载变化造成的电压偏差，并抑制整流后产生的100 Hz纹波。

Input Rectifier负责把30 V交流变成100 Hz脉动直流；Input Filter通过储能电容把脉动直流平滑成相对稳定、但仍含100 Hz纹波的直流母线。




230 VAC
→ 工频降压变压器
→ 30 VAC
→ 桥式整流
→ 母线电容
→ 双管正激
→ 次级整流和LC滤波
→ 10 V输出

输出电压
→ 采样和控制电路
→ 调整PWM占空比
→ 隔离栅极驱动
→ 控制MOSFET
→ 输出恢复到10 V


Figure 2- SMPS block diagram

工作过程：

- 整流电压接近峰值时，电容充电
- 整流电压下降时，电容给正激变换器供电
- 下一个整流峰值到来时，电容再次充电



Two-Switch Forward Converter 双管正激变换器



- 工作在约100 kHz
- 属于正激变换器本体
- 提供高频隔离和电压变换
- 匝数比是 $N_1 : N_2$

L 和 C_O

组成输出LC滤波器：

- L：平滑输出电流
- C_O：平滑输出电压
- 最终得到较稳定的10 V直流

次级上方二极管

叫输出整流二极管。MOSFET导通时它导通，将次级电压送给电感和负载。

次级下方二极管

叫续流二极管。MOSFET关断以后，它为输出电感电流提供通路。

MOSFET导通时：

输入 → 两个MOSFET → 变压器原边 → 次级整流管 → 输出电感 → 负载

两个MOSFET同时导通
变压器把能量直接送到次级
输出电感电流上升

MOSFET关断时：


MOSFET关断后提供变压器磁化电流通路
把磁化能量送回输入端
复位变压器磁通

$$V_o = V_s \frac{N_2}{N_1} D \qquad D < 0.5$$

原因是必须给变压器足够的复位时间，防止磁通累计和磁芯饱和。

这种Gate Drive结构的核心目的只有两个：

1. 用较强的电流快速开关MOSFET
2. 用隔离变压器同时驱动两个参考电位不同的MOSFET



TC4425A负责提供足够的栅极充放电电流，降低MOSFET开关损耗。

脉冲变压器提供两路隔离驱动，使每路驱动都以各自MOSFET的Source为参考。

双管正激中的两个MOSFET使用同相驱动，同时导通和关断。


串联栅极电阻控制开关速度和振铃，下拉电阻保证MOSFET可靠关断，Zener保护栅极不过压。

脉冲变压器不能传递直流，因此必须保证伏秒平衡，避免磁芯饱和。

调试时重点测三处：

```
PWM输入
TC4425A输出
Q1和Q2各自的VGS
```

闭环电压控制如何产生PWM占空比



放大器及其周围的 Z_1、Z_2构成补偿器，对误差信号进行放大和频率补偿，输出一个控制电压，也就是图中的 `Duty Cycle Demand`。

$$e = V_{ref} - \alpha V_o$$

$$V_o \approx V_s \frac{N_2}{N_1} D$$

因此控制器实际上通过改变 D 来控制 V_o。

Type I为什么能消除稳态误差?

Type I控制器本质是积分器：

$$G_c(s) = \frac{A}{s}$$

本质是积分器
提供较高的低频增益
消除稳态误差
结构简单

负载加重
→ Vo下降
→ αVo下降
→ 误差e增大
→ 控制器输出升高
→ PWM占空比增大
→ 正激变换器每周期传输更多能量
→ Vo恢复到10V

为什么大电流走线要宽?
降低电阻、压降和 I^2R 发热。

为什么高频回路要小?
降低寄生电感、尖峰、振铃和EMI。

为什么Gate Driver靠近MOSFET?
缩短栅极回路，减少振铃和误导通，加快充放电。

为什么去耦电容靠近芯片?
减少走线寄生电感，及时提供瞬态电流。

为什么使用多个过孔?
降低过孔电阻和电感，提高载流及散热能力。

为什么反馈线远离开关节点?
避免高 dv/dt 噪声耦合造成输出抖动或环路不稳定。

线宽怎样确定?
根据电流、铜厚、允许温升、走线长度和板层，通过IPC/KiCad计算。

PCB完成后检查什么?
ERC、DRC、封装和引脚、极性、未连接网络、线宽、间距、板框、丝印和Gerber。

面试重点说：

- 输入电容靠近MOSFET和主变压器
- 两个MOSFET及复位二极管形成的高频回路要小
- 次级整流管、续流管、电感、输出电容靠近
- 5 A输出路径使用宽线或铜皮
- MOSFET和二极管预留散热器空间
- 原边和次边保持隔离
- 关键节点预留测试点

电流决定线宽

电压决定间距

频率和边沿速度决定回路面积

功率损耗决定散热

大电流

- 短、宽、少换层
- 可以使用铜皮
- 换层时多个过孔并联

优先顺序：

1. 接口、变压器等位置固定的大器件
2. MOSFET、二极管、电感等功率器件
3. 输入和输出电容
4. Gate Driver
5. 控制与反馈电路

原则：

- 相关器件靠近
- 高频回路面积小
- 强电和弱信号分区
- 热器件远离电解电容
- 接口放在板边
- 预留测试点和散热器空间

分区的目的：

- 能量流向清晰
- 相关器件容易靠近
- 功率噪声不容易干扰控制信号

`ERC`： 检查原理图电气连接

`DRC`： 检查PCB线宽、间距、短路、未连接等

`Gerber`： 交给PCB厂家生产的文件

高频开关节点

MOSFET Drain、变压器开关节点：

- 走线短
- 铜面积不要无意义地扩大
- 远离反馈和控制信号
- 减小高 dv/dt 节点的寄生电容和EMI

高频电流回路

去程和回程靠近，环路面积越小越好

否则寄生电感会产生：

$$V = L\frac{di}{dt}$$

表现为电压尖峰、振铃和EMI。